Bagaimana cara mengurangi kerugian yang diperkenalkan oleh dioda dalam desain sirkuit komunikasi?

一, Optimalisasi Level Perangkat: Pencocokan Parameter Karakteristik yang Tepat
1. Pemilihan perangkat penurunan tegangan rendah
Dalam - low voltage skenario catu daya DC, dioda Schottky adalah pilihan yang disukai karena ultra - penurunan tegangan rendah 0,15-0.45V. Catu daya dari jenis stasiun pangkalan LTE tertentu mengadopsi MBR2045CT schottky diode (VF)=0.38 v@2a) Setelah mengganti dioda silikon IN4007, efisiensi perbaikan meningkat dari 88% menjadi 92%, menghemat lebih dari 10000 yuan di dalam biaya listrik secara ulang. Untuk aplikasi frekuensi yang lebih tinggi, silikon karbida schottky dioda (SIC SBD) masih dapat mempertahankan penurunan tegangan 0,7V pada frekuensi switching 200kHz, yang 40% lebih rendah dari perangkat silikon.
2. Aplikasi Fitur Pemulihan Cepat
Dalam sirkuit perbaikan sekunder dari catu daya switching, dioda pemulihan cepat (FRD) secara signifikan mengurangi kerugian switching dengan memperpendek waktu pemulihan terbalik (TRR =50-200 ns). Jenis tertentu dari catu daya komunikasi 48V/12V mengadopsi skema perbaikan sinkron C3D06060A SIC MOSFET, dikombinasikan dengan FRD untuk mencapai waktu pemulihan terbalik<35ns, making the power efficiency exceed 96%, which is 4 percentage points higher than the traditional silicon scheme.
3. Desain Kompensasi Suhu
Dalam sirkuit bias fotodioda, penurunan tegangan dan penyimpangan suhu menyebabkan degradasi penerima sensitivitas. Menggunakan Sensor Suhu AT40QL022 dan Jaringan Resistor Pembagi Tegangan untuk Membangun Sirkuit Kompensasi, Tegangan Bias PD berfluktuasi<0.05V within the temperature range of -40 ℃ to+85 ℃, the stability of receiving sensitivity is improved by 0.3dB, and the transmission distance is extended by 2.3 kilometers.
2, inovasi tingkat sirkuit: merekonstruksi jalur konversi energi
1. Terobosan dalam teknologi perbaikan sinkron
Perbaikan dioda tradisional memiliki penurunan tegangan tetap 0,7V, sedangkan perbaikan sinkron menggunakan MOSFET sebagai gantinya untuk mencapai resistansi konduksi dari<5m Ω. A certain type of AI server power supply adopts a synchronous rectification scheme controlled by LTC4359, with a voltage drop of only 56mV at 3A current and a full load efficiency of 98.5%, which is 6 percentage points higher than the diode scheme. The key design points include:
Kontrol Waktu Mati: Capai waktu mati 50ns melalui chip driver TPS28750 untuk menghindari konduksi silang
Optimalisasi Parasitik Parasit: Menggunakan resistensi kemasan 0402 untuk mengurangi induktansi timbal dan meminimalkan osilasi sakelar
Optimalisasi tata letak: Kontrol jarak antara transistor MOS sinkron dan belitan sekunder transformator dalam 2mm untuk mengurangi impedansi kabel
2. Arsitektur penyearah jembatan aktif
Rektifikasi jembatan dioda tradisional menghasilkan penurunan tegangan 1.4V dalam sirkuit PFC, yang mengakibatkan kehilangan efisiensi energi. Topologi PFC Jembatan Totem Pole Gratis mengurangi kerugian konduksi sebesar 60% dengan menghilangkan jembatan dioda input. Jenis tertentu dari catu daya komunikasi 6kW menggunakan MOSFET CAS120M12BM2 silicon carbide untuk membangun totem pole PFC, yang mencapai operasi stabil dalam mode CCM pada efisiensi 98%, mengurangi volume sebesar 40% dibandingkan dengan solusi tradisional.
3. Optimalisasi Jaringan Penyerapan RC
Lonjakan tegangan yang dihasilkan oleh pemulihan terbalik dari dioda penyearah menyebabkan kerugian tambahan. Mengoptimalkan parameter penyerapan RC menggunakan metode pengujian:
Ukur frekuensi osilasi f0 (misalnya . 1.2 mHz)
Kapasitor paralel C mengurangi frekuensi menjadi 0,6MHz
Hitung Induktansi Parasit L =1/(4 π² F0 ² C)
Tentukan resistansi redaman berdasarkan r=√ (l/c) (nilai tipikal 10-100 Ω)
Jenis inverter fotovoltaik tertentu mengurangi kehilangan dioda dari 8.2W menjadi 5.7W dan meningkatkan efisiensi sebesar 2,8% melalui metode ini.
3, Kolaborasi Level Sistem: Membangun Ekosistem Energi yang Efisien
1. Arsitektur catu daya terdistribusi
Di pusat data besar, bus DC 48V digunakan bersama dengan modul catu daya terdistribusi (PSU) untuk membawa tautan perbaikan lebih dekat ke titik beban. Jenis pusat supercomputer tertentu mengurangi kerugian transmisi jarak jauh - panjang melalui arsitektur ini, dan dengan bantuan PSU perbaikan sinkron, mencapai efisiensi energi keseluruhan 94,2%, yang merupakan 7 poin persentase lebih tinggi dari arsitektur AC 400V tradisional.
2. Chip Manajemen Penurunan Tekanan Cerdas
Chip TI TPS2419 secara dinamis menyesuaikan tegangan gerbang dari transistor MOS sinkron dengan memantau arus beban dalam waktu nyata - (dengan akurasi ± 1%), memastikan bahwa penurunan tegangan konduksi selalu dipertahankan pada nilai optimal. Dalam jenis catu daya stasiun pangkalan 5G tertentu, teknologi ini meningkatkan efisiensi beban ringan sebesar 8%, efisiensi beban penuh sebesar 2%, dan mengurangi emisi karbon tahunan sebesar 12 ton.
3. Optimalisasi Kembar Digital
Platform simulasi ADI LTSPICE, dikombinasikan dengan algoritma pembelajaran mesin, dapat memprediksi distribusi kerugian dioda di bawah kondisi operasi yang berbeda. Desain catu daya dari jenis tertentu dari repeater kabel serat optik kapal selam mengoptimalkan pemilihan perangkat melalui teknologi ini, mengurangi total kerugian sebesar 18% dan biaya pemeliharaan sebesar 40% dalam umur 10 tahun.